


1) La unidad de datos que permite realizar lo descrito en el enunciado se muestra a continuación:




I) Registro de 8 bits con desplazamiento a derecha e izquierda. La entrada de desplazamiento a la derecha se conecta con X_{in} . Durante 8 ciclos de reloj, los datos (bits) de entrada se introducen en él. Obsérvese que el bit más significativo (que es el P que se recibe) se almacenaría en la posición REG_P una vez transcurridos los 8 ciclos de reloj. A continuación, los bits almacenados deben salir en orden inverso, por lo que la salida REG_7 y el desplazamiento a la izquierda hacen o producen dicho efecto.

II) El contador módulo-8 permite determinar los 8 ciclos de reloj necesarios para la entrada y salida del dato.

III) La descripción Verilog del bistable


bistable SR (Set (In), Reset (Reset Bistable), Clk (q (q)):

indica que:



Por otro lado


$$X_{out} = p ? (In \wedge q) : 'bz ;$$




Este circuito adicional hace que $X_{out} = HI$ si $p=0$, o que muestre el ca 2 de In si $p=1$. Eso es, es importante poner a ϕ el bistable antes de recibir el primer bit de In . Tan sólo se necesita conectar In a REG_7

1) Descripción RT de los componentes de la UD
(registro y contador)

SML	SHR	REG ←	OUT =
0	0	REG	REG ₇
0	1	SHR(REG, X _{in})	REG ₇
1	0	SHL(REG, 0)	REG ₇
1	1	—	—




CL	UP	CNT ←
0	0	CNT
0	1	CNT + 1
1	0	φ
1	1	—



$$CY = 1 \text{ si } [CNT] = 7$$


Esquemáticamente, la unidad de datos y control quedaria de la siguiente forma



Entradas de la UC: XS, CY
Salidas de la UC: FIN, SML, SHR, P, Reset B, habilitador

Carta ASM de la UC

Esperamos que X_5 sea 1 y, entonces, ponemos a ϕ el contador



En este bloque se reciben los 8 bits del dato que aparecen en X_{in} . Es importante que aparezca en la caja de este en caso contrario no se asen que los 8 bits del dato se en el registro. Al final ponemos a ϕ el bistable

Habilitamos la salida durante 8 ciclos de reloj. En este bloque, la orden de desplazamiento e incremento del contador pueden ser una caja de acción condicional.

) Código Verilog de la UD.

```
module unidaddatos (input clk, xin, SHL, SHR,  
    p, ResetBistable, cl, up, output xout, cy);  
    wire in, q;  
    contador CONT (.clk(clk), .cl(cl), .up(up), .cy(cy));  
    registro REG (.clk(clk), .shr(shr), .shl(shl),  
        .out(in), in.ir(xin));  
    bistable SR (.set(in), .reset(resetbistable), .clk(clk),  
        .q(q));  
    xout = p ? (Inq) : 'bz;  
endmodule
```

```
module contador (input clk, cl, up, output cy);  
:  
endmodule
```

```
module registro (input clk, shr, shl, ir, output ou);  
:  
endmodule
```

5) Código Verilog de la UC.

```
module unidadControl (input clk, xs, cy, Reset,  
output Fin, shl, shr, ResetBistable, cl, up);
```

```
parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
```

```
reg [1:0] current-state, next-state;
```

```
always @ (posedge clk or posedge Reset)
```

```
begin
```

```
if (Reset) current-state <= S0;
```

```
else current-state <= next-state;
```

```
end
```

```
always @ (current-state, xs, cy)
```

```
begin
```

```
{Fin, shl, shr, p, ResetBistable, cl, up} = 7'd0;
```

```
case (current-state)
```

```
S0: if (xs)
```

```
begin
```

```
cl = 1; next-state = S1;
```

```
end
```

```
S1: begin
```

```
up = 1; shr = 1;
```

```
if (cy)
```

```
begin
```

```
ResetBistable = 1; next-state <= S3;
```

```
end
```

```
end
```

```
s2: begin
    p = 1
    if (c4 == 0) begin
        up = 1; shl = 1;
    end
    else
        next-state = s3;
    end
end
```

```
s3: begin
    FIN = 1;
    next-state = s4;
end
```

```
endcase
```

```
end
```

```
endmodule
```