


I) La unidad de datos que permite realizar la descripción en el enunciado se muestra a continuación:




I) Registro de 8 bits con desplazamiento a derecha e izquierda. La entrada de desplazamiento a la derecha se conecta con x_{in} . Durante 8 ciclos de reloj, los datos (bits) de entrada se introducen en él. Obsérvese que el bit más significativo (que es el 1º que se recibe) se almacena en la posición REG₀ una vez transcurridos los 8 ciclos de reloj. A continuación, los bits almacenados deben salir en orden inverso, por lo que la salida REG₇ y el desplazamiento a la izquierda hacen o producen dicho efecto.

II) El contador módulo-8 permite determinar los 8 ciclos de reloj necesarios para la entrada y salida del dato.

III) La descripción Verilog del bistable


bistable SR (.Set(I_n), Reset(ResetBistable), .Clk(
.q(q));

indica que:



Por otro lado


$$x_{out} = p ? (I_n \cdot q) : 'bz;$$




Este circuito adicional hace que $x_{out} = 1$ si $p=0$, o que muestre el q_2 de In si $p=1$. Es decir, es importante poner a 0 el bistable antes de recibir el primer bit de In . Tan sólo se necesita conectar I_n a REG₇.

-) Descripción RT de los componentes de los UD
(registro y contadores)

SML	SHR	\bar{REG}	OUT =
0 0		\bar{REG}	\bar{REG}_7
0 1		$SHR(\bar{REG}, X_{in})$	\bar{REG}_7
1 0		$SML(\bar{REG}, \phi)$	\bar{REG}_7
1 1		-	-




CL	UP	CNT <
0 0		CONT
0 1		CONT + 1
1 0		ϕ
1 1		-



$$CY = 1 \text{ si } [CONT] = 7$$

Estructuralmente, la unidad de datos y control quedaría de la siguiente forma




Entendidas de la UC: XS , CY

Salidas de la UC: FIN , SML , SHR , P , $ResetB$ bits fijos

Cortar AST de la UC

Esperamos que $x_5 = 1$ y, entonces, ponemos a 0 el contador.



En este bloque se reciben los bits del dato que aparecen x_{in} . Es importante que aparezca en la caja de x_{in} , en caso contrario no se asegura que los 8 bits del dato se almacenen en el registro. Al final ponemos a 0 el bistable.

Habilitamos la salida durante 8 ciclos de reloj. En este bloque, la orden de desplazamiento e incremento del contador puede ser una caja de acción condicional.

1) Código Verilog de la UD.

```
module unidadaddatos (input clk, xin, SHL, SHR,  
p, ResetBistable, cl, up, output xout, c4);  
wire in, q;  
contador cont (.clk(clk), .cl(cl), .up(up), .c4(c4));  
registro REG(.clk(clk), .shR(shR), .shL(shL),  
.out(in), .set(in), .reset(resetBistable), .clk(clk),  
.q(q));  
xout = p ? (In < q) : 'bz;  
endmodule  
module contador (input clk, cl, up, output c4);  
endmodule  
module registro (input clk, shR, shL, iR, output ou)
```

5) Código Verilog de la UC.

```
module unidodControl (input clk, xs, c4, Reset,
    output Fin, Shl, Shr, ResetBistable, cl, up);
```

parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;

reg [1:0] current-state, next-state;

always @ (posedge clk or posedge Reset)

begin

if (Reset) current-state <- S0;

else current-state <- next-state;

end

always @ (current-state, xs, c4)

begin

{Fin, Shl, Shr, p, ResetBistable, cl, up} = 7'd0;

case (current-state)

S0: if (xs)

begin

cl = 1; next-state = S1;

end

S1: begin

up = 1; Shr = 1;

if (c4)

begin

ResetBistable = 1; next-state = S2;

end

end

end

```
s2 : begin
    p = 1
    if (car == 0) begin
        np = 1; Shl = 1;
    end
    else
        next-state = s3;
    end
```

```
s3 : begin
    F1N = 1;
    next-state = s4;
end
```

end case

end

end module