<?xml version="1.0" encoding="utf-8" ?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
         xmlns:dc="http://purl.org/dc/elements/1.1/"
         xmlns:syn="http://purl.org/rss/1.0/modules/syndication/"
         xmlns="http://purl.org/rss/1.0/">




    



<channel rdf:about="https://www.dte.us.es/search_rss">
  <title>Departamento de Tecnología Electrónica </title>
  <link>https://www.dte.us.es</link>
  
  <description>
    
            These are the search results for the query, showing results 1 to 15.
        
  </description>
  
  
  
  
  <image rdf:resource="https://www.dte.us.es/logo-dte.png"/>

  <items>
    <rdf:Seq>
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/LAB3-EDC-CONT-CONV-2019.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/cita-previa-para-tutorias"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/tutorial-de-xilinx-ise.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej4.mov"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej3.mov"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej1.mov"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej2.mov"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/basys2-100-250general.ucf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/1calendario-de-clases-de-laboratorio-2016-17.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/calendario-de-clases-de-laboratorio-2016-17.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Calendario%20practicas%20CED%202014-15.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/master/master-en-sistemas-inteligentes-en-energia-y-transporte/pagina-web-del-master-oficial-en-sistemas-inteligentes-en-energia-y-transporte-msiet"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Practica6-CED-ISW-2013-14.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/presentaciones-usadas-en-clase/tema-2-representacion-binaria-y-algebra-de-conmutacion"/>
        
    </rdf:Seq>
  </items>

</channel>

    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf">        <title>Enunciado Práctica 2</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-02-13T08:19:57Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/LAB3-EDC-CONT-CONV-2019.pdf">        <title>EdC-ISW-LAB3-CONTADOR-CONVERTIDOR</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/LAB3-EDC-CONT-CONV-2019.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2019-02-19T11:16:12Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/cita-previa-para-tutorias">        <title>Cita Previa para tutorías</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/cita-previa-para-tutorias</link>        <description>Puedes reservar tu cita para tutorías en el siguiente enlace:</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-09-18T12:17:02Z</dc:date>        <dc:type>Enlace</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/tutorial-de-xilinx-ise.pdf">        <title>Tutorial de XilinX ISE.pdf</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/tutorial-de-xilinx-ise.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-03-07T08:54:09Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej4.mov">        <title>lab3_ej4</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej4.mov</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-02-26T10:53:29Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej3.mov">        <title>lab3-ej3</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej3.mov</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-02-26T10:53:29Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej1.mov">        <title>lab3-ej1</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej1.mov</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-02-26T10:53:29Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej2.mov">        <title>lab3-eje2</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab3-ej2.mov</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-02-27T09:42:42Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/basys2-100-250general.ucf">        <title>Basys2_100_250General.ucf</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/basys2-100-250general.ucf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-02-26T10:20:31Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/1calendario-de-clases-de-laboratorio-2016-17.pdf">        <title>Calendario de sesiones de laboratorio</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/1calendario-de-clases-de-laboratorio-2016-17.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2019-02-07T11:28:15Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/calendario-de-clases-de-laboratorio-2016-17.pdf">        <title>calendario de clases de laboratorio 2017-18.pdf</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/calendario-de-clases-de-laboratorio-2016-17.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2019-02-07T11:26:11Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Calendario%20practicas%20CED%202014-15.pdf">        <title>Calendario de clases de laboratorio curso 19/20</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Calendario%20practicas%20CED%202014-15.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2019-09-26T12:11:22Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/master/master-en-sistemas-inteligentes-en-energia-y-transporte/pagina-web-del-master-oficial-en-sistemas-inteligentes-en-energia-y-transporte-msiet">        <title>Página web del Máster Oficial en Sistemas Inteligentes en Energía y Transporte (MSIET)</title>        <link>https://www.dte.us.es/docencia/master/master-en-sistemas-inteligentes-en-energia-y-transporte/pagina-web-del-master-oficial-en-sistemas-inteligentes-en-energia-y-transporte-msiet</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2014-09-12T09:53:34Z</dc:date>        <dc:type>Enlace</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Practica6-CED-ISW-2013-14.pdf">        <title>Práctica 6. Descripción de Subsistemas combinacionales con Verilog e implementación sobre FPGA</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/practicas-de-laboratorio/Practica6-CED-ISW-2013-14.pdf</link>        <description>En esta prácticas especificaremos formalmente varios subsistemas combinacionales en Verilog y los implementaremos en una placa de FPGA</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2018-12-11T16:36:05Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/presentaciones-usadas-en-clase/tema-2-representacion-binaria-y-algebra-de-conmutacion">        <title>Tema 1a- Representación Binaria </title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/circuitos-electronicos-digitales/grupo-2-f.-perez/presentaciones-usadas-en-clase/tema-2-representacion-binaria-y-algebra-de-conmutacion</link>        <description>Primera parte del Tema 1 (Fundamentos matemáticos del diseño lógico</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2014-09-23T17:48:22Z</dc:date>        <dc:type>Enlace</dc:type>    </item>



</rdf:RDF>
