<?xml version="1.0" encoding="utf-8" ?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
         xmlns:dc="http://purl.org/dc/elements/1.1/"
         xmlns:syn="http://purl.org/rss/1.0/modules/syndication/"
         xmlns="http://purl.org/rss/1.0/">




    



<channel rdf:about="https://www.dte.us.es/search_rss">
  <title>Departamento de Tecnología Electrónica </title>
  <link>https://www.dte.us.es</link>
  
  <description>
    
            These are the search results for the query, showing results 223 to 237.
        
  </description>
  
  
  
  
  <image rdf:resource="https://www.dte.us.es/logo-dte.png"/>

  <items>
    <rdf:Seq>
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/10.-ejercicio-sistema-digital-simple/modulo%20sistemadigital.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/mem1"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog1"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/tema1n"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog2"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/grupo-4-2018/Proyecto_2050009_4_2019-20.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dics.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dic.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.febs.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.feb.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2s.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupopilarparra/parciales/1819prueba2sol.pdf"/>
        
        
            <rdf:li rdf:resource="https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupojorgejuan/unidades/unidad-9.-subsistemas-secuenciales/unidad_09_ejercicios.pdf"/>
        
    </rdf:Seq>
  </items>

</channel>

    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/10.-ejercicio-sistema-digital-simple/modulo%20sistemadigital.pdf">        <title>Codigo Verilog del sistema</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/10.-ejercicio-sistema-digital-simple/modulo%20sistemadigital.pdf</link>        <description>Contiene:
- la descripción procedimental de los componentes de la unidad de datos,
- la descripción estructural de la unidad de datos (conexión entre componentes)
- la descripción procedimental de la unidad de control
- la descripción estructural del sistema (unión entre unidad de datos y unidad de control)</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>parra</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-03-11T11:10:02Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf">        <title>Enunciado Práctica 2</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/practicas/lab2-edc-verilog-i-2020.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>fperez</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-02-13T08:19:57Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/mem1">        <title>1. Datasheet memoria comercial</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupoPPF/temas/mem1</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>parra</dc:creator>        <dc:rights></dc:rights>                <dc:date>2022-02-10T10:36:31Z</dc:date>        <dc:type>Enlace</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog1">        <title>Verilog HDL Quick Reference Guide (Verilog-2001 standard)</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog1</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>parra</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-02-12T08:32:01Z</dc:date>        <dc:type>Enlace</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/tema1n">        <title>Tema 1. Introducción a Verilog y FPGA</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/tema1n</link>        <description>Actualizado 23 de Febrero de 2024</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>parra</dc:creator>        <dc:rights></dc:rights>                <dc:date>2024-02-23T12:18:56Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog2">        <title>Introduction to Logic Circuits &amp; Logic Design with Verilog (LaMeres)</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/edc/temas/tema1/biblioverilog2</link>        <description>El libro "Introduction to Logic Circuits &amp; Logic Design with Verilog" del autor "Brock J. LaMeres" se encuentra disponible en https://fama.us.es para los usuarios de la Universidad de Sevilla. Está la primera edición de 2017 y la más reciente, la tercera, de 2024. Una forma de acceder al libro es entrar en https://fama.us.es, identificarse con el UVUS y luego hacer la búsqueda del libro por el autor "LaMeres" o por su título. Otra opción es usar el enlace adjunto, que lleva directamente a la tercera edición del libro. Es posible verlo en línea o descargarse el PDF, que seguramente es lo más cómodo.
</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>smartin</dc:creator>        <dc:rights></dc:rights>                <dc:date>2025-02-04T11:01:48Z</dc:date>        <dc:type>Enlace</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/grupo-4-2018/Proyecto_2050009_4_2019-20.pdf">        <title>Proyecto_2050009_4_2019-20.pdf</title>        <link>https://www.dte.us.es/docencia/etsii/gii-is/estructura-de-computadores/grupo-4-2018/Proyecto_2050009_4_2019-20.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>paulino</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-02-10T10:37:01Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dics.pdf">        <title>Final de diciembre (con soluciones)</title>        <link>https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dics.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2026-01-20T17:42:39Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dic.pdf">        <title>Final de diciembre</title>        <link>https://www.dte.us.es/docencia/eps/giei/ed/copy_of_examenes/curso-2018-2019/1920ED.dic.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2026-01-20T17:42:39Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.febs.pdf">        <title>Final de febrero (con soluciones)</title>        <link>https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.febs.pdf</link>        <description>19/12/20 Corregido el apartado c) para indicar que el recuento de palabras es 7 y no 6 (en la codificación aparecían las 7)</description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2024-09-29T18:44:37Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.feb.pdf">        <title>Final de febrero</title>        <link>https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.feb.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2024-09-29T18:44:37Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2s.pdf">        <title>Segundo control (con soluciones)</title>        <link>https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2s.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2024-09-29T18:44:37Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2.pdf">        <title>Segundo control</title>        <link>https://www.dte.us.es/docencia/eps/giei/sistemas-basados-en-microcontrolador/examenes/2019-20-1/1920SBM.C2.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>ayboc</dc:creator>        <dc:rights></dc:rights>                <dc:date>2024-09-29T18:44:37Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupopilarparra/parciales/1819prueba2sol.pdf">        <title>Prueba 2 (2018/19). Solución.</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupopilarparra/parciales/1819prueba2sol.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>parra</dc:creator>        <dc:rights></dc:rights>                <dc:date>2020-01-07T19:22:45Z</dc:date>        <dc:type>Archivo</dc:type>    </item>
    <item rdf:about="https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupojorgejuan/unidades/unidad-9.-subsistemas-secuenciales/unidad_09_ejercicios.pdf">        <title>Unidad 9. Ejercicios resueltos de la unidad.</title>        <link>https://www.dte.us.es/docencia/etsii/gii-ti/cedti/grupojorgejuan/unidades/unidad-9.-subsistemas-secuenciales/unidad_09_ejercicios.pdf</link>        <description></description>        <dc:publisher>No publisher</dc:publisher>        <dc:creator>jjchico</dc:creator>        <dc:rights></dc:rights>                <dc:date>2019-12-18T15:51:59Z</dc:date>        <dc:type>Archivo</dc:type>    </item>



</rdf:RDF>
