Cambiar a contenido. | Saltar a navegación

Secciones

Herramientas Personales

Entrar

Usted está aquí: Inicio → Docencia → Escuela Técnica Superior de Ingeniería Informática → Grado en Ingeniería Informática - Ingeniería de Computadores → Estructura de Computadores → Aclaraciones útiles (Tip) → Tip 3. Verilog: variables tipo wire o reg

Contenidos

Tip 3. Verilog: variables tipo wire o reg

por Baena Oliva, Carmen — Última modificación 19/02/2024 12:52

T2EdCTip_3_Variables_wire_reg_pwd.pdf — PDF document, 54Kb

Acciones de Documento

Ultimos cambios: Tema 6: Memoria y Organización de Computadores. Sólo apéndices 13/05/2024; Tema 6: Memoria y Organización de Computadores 13/05/2024; Grupo 1: Notas provisionales de laboratorio L1 y L2 13/05/2024; Tip6: CS2010 Programas de Espera de Botón 10/05/2024; Grupo 2: Notas provisionales EP1 09/05/2024; Solución a las tareas del Tema 5 AVR 06/05/2024; Solución de problemas del Tema 5 AVR 06/05/2024; Práctica con AVR Studio 4: Presentación 03/05/2024; Práctica con AVR Studio 4: Tutorial 03/05/2024; Práctica con AVR Studio 4: Enunciado 03/05/2024; Práctica con AVR Studio 4: Plantilla SUMA 03/05/2024; Tareas del Tema 5 AVR 02/05/2024; Tip 5. UD: De la Calculadora al CS2010 02/05/2024; Tema 5 AVR. Ejemplo de un computador real: ATMegaX8PA 31/12/2020; Práctica 4 CS2010 Presentacion 2024 31/12/2020; Más…