Herramientas Personales

Últimos cambios

por Administrador Web — Última modificación 12/02/2012 23:40
« 20 elementos anteriores 20 elementos siguientes » 1 2 3 4 5 6 7
 Título   Autor   Tipo   Modificado 
Archivo Solución de problemas del Tema 1 Baena Oliva, Carmen Archivo 16/02/2025 18:36
Archivo Solución a las Tareas del Tema 1 Baena Oliva, Carmen Archivo 16/02/2025 18:33
Página Estructura de Computadores Baena Oliva, Carmen Página 13/02/2025 12:19
Archivo Tip 4. Testbench Verilog: repeat(N) Baena Oliva, Carmen Archivo 11/02/2025 20:26
Archivo Tip 3. Verilog: variables tipo wire o reg Baena Oliva, Carmen Archivo 11/02/2025 20:24
Archivo 2. Potencias de 2, múltiplos usuales y espacios de direcciones Baena Oliva, Carmen Archivo 11/02/2025 20:24
Archivo 1. Triestado y alta impedancia (HI: High Impedance) Baena Oliva, Carmen Archivo 11/02/2025 20:21
Archivo Tareas del Tema 1 Introducción. Memoria (Clave general) Baena Oliva, Carmen Archivo 11/02/2025 20:01
Archivo Documentación sobre Verilog Baena Oliva, Carmen Archivo 11/02/2025 14:36
Archivo Grupo 1: Listas de los subgrupos de laboratorios L1, L2, L3, L4 y L5 (provisional) Luque Giráldez, José Rafael Archivo 10/02/2025 18:53
Archivo Grupo 2: Listas de los subgrupos de laboratorios L6, L7, L8, L9 y L10 (provisional) Baena Oliva, Carmen Archivo 06/02/2025 11:50
Archivo Práctica 1: Atari. Presentación en laboratorio Baena Oliva, Carmen Archivo 04/02/2025 12:45
Archivo Enunciado de la práctica 1: Atari Baena Oliva, Carmen Archivo 04/02/2025 12:45
Archivo Tutorial de la práctica 1: Atari Baena Oliva, Carmen Archivo 04/02/2025 12:44
Archivo Grupo 2: Tema 0 Presentación de la asignatura Baena Oliva, Carmen Archivo 29/01/2025 09:13
Archivo Tema 1 Introducción. Memoria Baena Oliva, Carmen Archivo 29/01/2025 00:14
Archivo Enunciados de problemas 2025 Baena Oliva, Carmen Archivo 28/01/2025 12:00
Archivo Tema 3. Sistemas digitales Baena Oliva, Carmen Archivo 28/01/2025 11:55
Archivo Tema 2. HDL: Verilog Baena Oliva, Carmen Archivo 28/01/2025 11:53
Noticia Grupo 2: Programa EdC y proyecto docente G2 Baena Oliva, Carmen Noticia 28/01/2025 11:43
« 20 elementos anteriores 20 elementos siguientes » 1 2 3 4 5 6 7
Acciones de Documento
Ultimos cambios
File Notas provisionales de los sugbrupos de laboratorio L6, L7, L8, L9 y L10
File Notas provisionales de los sugbrupos de laboratorio L4 y L5
File Grupo 3: Notas Laboratorio
File Solución de problemas del Tema 5 AVR
File Solución a las tareas del Tema 5 AVR
File Tema 6: Memoria y Organización de Computadores. Sólo apéndices
File Tema 6: Memoria y Organización de Computadores
File Práctica con AVR Studio 4: Plantilla SUMA
File Práctica con AVR Studio 4: Presentación
File Práctica con AVR Studio 4: Tutorial
File Práctica con AVR Studio 4: Enunciado
File Tareas del Tema 5 AVR
File Grupo 2: Notas provisionales PCC4
File Grupo 2: Notas provisionales EP1
File Solución de problemas del Tema 4
File Práctica 4 CS2010 Presentacion 2025
File Tutorial de la Práctica 4: Computador simple CS2010
File Enunciado de la Práctica 4: Computador simple CS2010
File Solución Tareas del Tema 4
File Grupo 3: NotasPCC
File Grupo 3: Calificaciones EP1
File Tema 5 AVR. Ejemplo de un computador real: ATMegaX8PA
File Grupo 2: Notas provisionales PCC3
File Tareas del Tema 4
File Grupo 2: Notas provisionales PCC2
File Solución de problemas del Tema 3 Sistemas digitales
File Solución a las Tareas del Tema 3
File Tareas del Tema 3 Sistemas digitales
File Grupo 2: Notas provisionales PCC1
File Tutorial de la Práctica 3: Multiplicador secuencial 4x4
File Enunciado de la Práctica 3: Multiplicador secuencial 4x4
File Presentación de la Práctica 3: Multiplicador secuencial 4x4
File Tema 4. El Computador Simple
File Solución de problemas del Tema 2
File Solución a las Tareas del Tema 2
File Grupos Laboratorio
File Presentación de la Práctica 2: Introducción a Verilog/ISE
File Tutorial de la Práctica 2: Introducción a Verilog/ISE
File Enunciado de la Práctica 2: Introducción a Verilog/ISE
File Tareas del Tema 2 Verilog
File Solución de problemas del Tema 1
File Solución a las Tareas del Tema 1
Page Estructura de Computadores
File Tip 4. Testbench Verilog: repeat(N)
File Tip 3. Verilog: variables tipo wire o reg
File 2. Potencias de 2, múltiplos usuales y espacios de direcciones
File 1. Triestado y alta impedancia (HI: High Impedance)
File Tareas del Tema 1 Introducción. Memoria (Clave general)
File Documentación sobre Verilog
File Grupo 1: Listas de los subgrupos de laboratorios L1, L2, L3, L4 y L5 (provisional)
File Grupo 2: Listas de los subgrupos de laboratorios L6, L7, L8, L9 y L10 (provisional)
File Práctica 1: Atari. Presentación en laboratorio
File Enunciado de la práctica 1: Atari
File Tutorial de la práctica 1: Atari
File Grupo 2: Tema 0 Presentación de la asignatura
File Tema 1 Introducción. Memoria
File Enunciados de problemas 2025
File Tema 3. Sistemas digitales
File Tema 2. HDL: Verilog
News Item Grupo 2: Programa EdC y proyecto docente G2
File Notas provisionales de la convocatoria 3
File Enunciados de Exámenes Finales (hasta convocatoria 3, octubre 2024)
File Sistema Completo
File Testbench del multiplicador
File Multiplicador
File Contador
File Decodificador testbench
File Material para llevar a todos los exámenes de EdC - IC (versión enero 2022)
File Fichero Basys2 tipo ucf
File Unidad de control
File Unidad de Datos
News Item Reglas e información para los exámenes de la convocatoria 1, 23 de Junio 2020
News Item Examen final laboratorio EdC convocatoria junio 2020
File Lista de Aptos por Curso en laboratorio, junio 2020
News Item Reglas e información para la prueba 2
File Lista de alumnos sin Compromiso Ético firmado
File Aviso 20: Planificación para la semana del 1 al 5 de junio
File Aviso 19: Soluciones de los problemas del Tema 5 seleccionados.
File Tarea del Tema 5 AVR - Problema 5. Solución
File Aviso 18: Planificación de clase para la semana del 25 al 31 de mayo
File Tarea del Tema 5 AVR - Problema 5
File Aviso 16: Planificación de Teoría y de Laboratorio para la semana del 18 al 24 de mayo
File Reglas e información para la prueba 1
News Item Para la Prueba 1, a realizar el 16 de mayo a las 18h (terminará a las 20:00h)
File Aviso 15b: Fichero de Compromiso ético
File Aviso 15a: Contraseña para el Simulacro del martes 12 de mayo
File Aviso 14: Planificación de Teoría y Evaluación para la semana del 11 al 16 de mayo
News Item Aviso 11b: Publicación del documento refundido de MUS (Práctica 3)
File Refundición de los documentos sobre MUS (Práctica 3)
File Normas de evaluación en el periodo de Alarma
File Aviso 12: Planificación de Teoría y de Laboratorio para la semana del 4 al 10 de mayo
File Complemento a la Presentación del MUS (Práctica 3)
File Tareas: Ejercicios propuestos tras la Presentación de MUS (práctica 3) (Fin: domingo 26 abr)
File Tema 4: Solución de las Tareas sobre problemas 6, 14 y 11
File Aviso 10: Planificación de Teoría y de Problemas para la semana del 20 al 26 de abril
File Aviso 11. Nuevo documento para la presentación en clase de la Práctica 3: MUS nxn.
File Tema 4: Problema del examen de junio de 2014
File Tema 4: Tareas sobre problemas 6, 14 y 11
File Aviso 8: Planificación de Teoría y de Problemas para la semana del 13 al 19 de abril
File Tema 4: Nuevos documentos utilizados en teledocencia
File Aviso 7: Solución de los problemas seleccionados (semana del 29 de marzo al 5 de abril)
File Aviso 3: Solución de los problemas seleccionados (semana del 16 al 22 de marzo)
File Tema 4: Subrutinas, organigramas y ejemplos de programas en el CS2010
File Aviso 6: Planificación de Teoría y de Problemas para la semana del 30 de marzo al 5 de abril
File Tema 4: Ejemplos de modos direccionamiento en el CS2
File Tema 4: Comparación entre arquitecturas de Von Neumann y de Harvard
File Tema 4: Unidad de Control del CS1
File Tema 3: Resumen de la Calculadora de 8 registros
File Tema 3: Paso desde carta ASM a UC 1 biestable por estado
File Aviso 5: Solución de los Problemas Csimple P3 y P5
File Aviso 4: Planificación de Teoría y de Problemas para la semana del 23 al 29 de marzo
File Tutoría 2: Para describir en verilog la unidad de datos del Problema Sis.Dig. P12
File Tutoría 1: Desde la carta ASM al circuito de control (un biestable por estado) paso a paso
News Item Aviso 2b: Corrección de links del "Aviso 2: Materias..."
File Aviso 2_Anexo: Diseño de la Unidad de control de la transparencia 43
File Aviso 2: Materias de Teoría y de Problemas para la semana del 16 al 22 de marzo
File Aviso 1. Pautas generales de docencia en EdC-IC en este periodo.
File Texto de "SistemasDigitales"
File Testbench para OneHotCounter
File Sistema completo OneHotCounter
File Contador testbench
File Decodificador
File Manual de prevención de riesgos en laboratorios del DTE
File Instalación del Ensamblador de AVR
File AVR: definiciones m328P
File AVR: Ensamblador
File AVR: Juego de instrucciones
Más…