Práctica 6. Descripción de Subsistemas combinacionales con Verilog e implementación sobre FPGA

En esta prácticas especificaremos formalmente varios subsistemas combinacionales en Verilog y los implementaremos en una placa de FPGA

CED-PR6-SUBSISTEMAS-VERILOG-enunciado.zip — ZIP archive, 680Kb