Laboratorio Voluntario. Diseño de circuitos con Verilog y FPGA.
7-segment display UCF file
por Juan Chico, Jorge
—
Última modificación
16/12/2016 13:28
Basys2_100_250_display.ucf
—
Octet Stream,
5Kb
