Aula del día 17 de Febrero

Esta actividad se hace en aula y es común para todos los alumnos del grupo 3

• Tema 2: Bloques II y III del tema de introducción al Verilog y FPGA.  http://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupo3/material-adicional/tema2/verilog-fpga-intro-2012_v2.pdf/view
• Problemas de implementación en Verilog: 13, 19, 21 y 24 del boletín www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupo3/material-adicional/tema2/ejercicios-introduccion-verilog.pdf/view
• Actividad OMP: Problemas 1-8 del boletín de Verilog y transparencias del tema 1 (Recuerde que algunos de estos ejercicios los podrá encontrar resueltos en las transparencias de CED y en siguiente enlace: http://www.dte.us.es/docencia/etsii/gii-ti/edc/grupos/grupo3/material-adicional/tema2/boletinverilog.zip/view
  

SE RECOMIENDA UTILIZAR EL SIGUIENTE SOFTWARE: ISE DESIGN SUITE VERSIÓN 12.4

http://www.xilinx.com/support/download/index.htm